Stanislav 657d998426 Добавлен модуль контроля входного вектора, который способен писать в DDR память напрямую.

2025-12-04 18:06:44 +03:00

IP_AXI_ADC

Update IP_AXI_ADC in the part of hwp_interrupt

2024-04-13 16:13:27 +03:00

IP_AXI_Encoder/IP_AXI_Encoder_1.0

Added compatibility (IP_AXI_ADC, IP_AXI_Encoder) for Artix-7

2023-04-27 18:18:25 +03:00

IP_AXI_Inputs_1.0

Анализатор входных сигналов с формированием прерывания и защелкой входного вектора.

2025-12-03 15:51:27 +03:00

IP_AXI_INVERTER/IP_AXI_INVERTER_1.0

Added the compatibility another cores

2023-05-03 12:18:32 +03:00

IP_AXI_LEDS/IP_AXI_LEDS_1.0

Update component.xml

2023-05-11 09:02:10 +03:00

IP_AXI_OpticalBus/IP_AXI_OpticalBus_1.0

Added previous cors

2023-04-27 17:42:38 +03:00

IP_AXI_PWM/IP_AXI_PWM_1.0

Added the compatibility another cores

2023-05-03 12:18:32 +03:00

LIB

Добавлен модуль контроля входного вектора, который способен писать в DDR память напрямую.

2025-12-04 18:06:44 +03:00

Matlab

Update IP_AXI_ADC in the part of hwp_interrupt

2024-04-13 16:13:27 +03:00

S

Description

No description provided

2.5 MiB

Languages

VHDL 48%

Verilog 16.8%

Tcl 13.2%

JavaScript 7.8%

PureBasic 6.9%

Other 7.2%