sokolovstanislav
beef10a15b
Увеличили размерность памяти 8х32. Со стороны контроллера ввели ножки nBL. Это выбор байта (от 0 до 3) в ячейки памяти. Добавили описание блока памяти. После синтеза, который стал занимать намного больше времени, блок памяти перестал определятся как синхронная память. Данные по загрузке ПЛИС: Total logic elements 10,706 / 24,624 ( 43 % ) Total combinational functions 6,603 / 24,624 ( 27 % ) Dedicated logic registers 8,249 / 24,624 ( 33 % ) Total registers 8249 Total pins 25 / 149 ( 17 % ) Total PLLs 1 / 4 ( 25 % )
42 lines
941 B
Plaintext
42 lines
941 B
Plaintext
------------------------------------------------------------
|
|
TimeQuest Timing Analyzer Summary
|
|
------------------------------------------------------------
|
|
|
|
Type : Slow 1200mV 85C Model Setup 'FPGA_CLK'
|
|
Slack : 20.350
|
|
TNS : 0.000
|
|
|
|
Type : Slow 1200mV 85C Model Hold 'FPGA_CLK'
|
|
Slack : 0.454
|
|
TNS : 0.000
|
|
|
|
Type : Slow 1200mV 85C Model Minimum Pulse Width 'FPGA_CLK'
|
|
Slack : 19.752
|
|
TNS : 0.000
|
|
|
|
Type : Slow 1200mV 0C Model Setup 'FPGA_CLK'
|
|
Slack : 21.115
|
|
TNS : 0.000
|
|
|
|
Type : Slow 1200mV 0C Model Hold 'FPGA_CLK'
|
|
Slack : 0.402
|
|
TNS : 0.000
|
|
|
|
Type : Slow 1200mV 0C Model Minimum Pulse Width 'FPGA_CLK'
|
|
Slack : 19.746
|
|
TNS : 0.000
|
|
|
|
Type : Fast 1200mV 0C Model Setup 'FPGA_CLK'
|
|
Slack : 30.708
|
|
TNS : 0.000
|
|
|
|
Type : Fast 1200mV 0C Model Hold 'FPGA_CLK'
|
|
Slack : 0.186
|
|
TNS : 0.000
|
|
|
|
Type : Fast 1200mV 0C Model Minimum Pulse Width 'FPGA_CLK'
|
|
Slack : 19.267
|
|
TNS : 0.000
|
|
|
|
------------------------------------------------------------
|