altera/MainController/output_files/MainController.fit.summary
sokolovstanislav beef10a15b В описании предыдущего коммита ошибка: память определялась как синхронная.
Увеличили размерность памяти 8х32. Со стороны контроллера ввели ножки nBL. Это выбор байта (от 0 до 3) в ячейки памяти. Добавили описание блока памяти. После синтеза, который стал занимать намного больше времени, блок памяти перестал определятся как синхронная память. Данные по загрузке ПЛИС:
Total logic elements    10,706 / 24,624 ( 43 % )
Total combinational functions  6,603 / 24,624 ( 27 % )
Dedicated logic registers  8,249 / 24,624 ( 33 % )
Total registers    8249
Total pins    25 / 149 ( 17 % )
Total PLLs    1 / 4 ( 25 % )
2024-03-14 11:27:47 +03:00

17 lines
623 B
Plaintext

Fitter Status : Successful - Thu Mar 14 11:15:33 2024
Quartus II 64-Bit Version : 13.1.0 Build 162 10/23/2013 SJ Full Version
Revision Name : MainController
Top-level Entity Name : MainController
Family : Cyclone III
Device : EP3C25Q240C8
Timing Models : Final
Total logic elements : 10,706 / 24,624 ( 43 % )
Total combinational functions : 6,603 / 24,624 ( 27 % )
Dedicated logic registers : 8,249 / 24,624 ( 33 % )
Total registers : 8249
Total pins : 25 / 149 ( 17 % )
Total virtual pins : 0
Total memory bits : 0 / 608,256 ( 0 % )
Embedded Multiplier 9-bit elements : 0 / 132 ( 0 % )
Total PLLs : 1 / 4 ( 25 % )