altera/MainController/output_files/MainController.jdi

<sld_project_info>
  <project>
    <hash md5_digest_80b="f67729d38ecc74603ef1"/>
  </project>
  <file_info>
    <file device="EP3C25Q240C8" path="MainController.sof" usercode="0xFFFFFFFF"/>
  </file_info>
</sld_project_info>
Для согласования работы с процессором было принято решение перейти на питание ПЛИС 3.3В. Внесли изменения в проект. 2024-03-12 16:30:45 +03:00			`<sld_project_info>`
			`<project>`
В описании предыдущего коммита ошибка: память определялась как синхронная. Увеличили размерность памяти 8х32. Со стороны контроллера ввели ножки nBL. Это выбор байта (от 0 до 3) в ячейки памяти. Добавили описание блока памяти. После синтеза, который стал занимать намного больше времени, блок памяти перестал определятся как синхронная память. Данные по загрузке ПЛИС: Total logic elements 10,706 / 24,624 ( 43 % ) Total combinational functions 6,603 / 24,624 ( 27 % ) Dedicated logic registers 8,249 / 24,624 ( 33 % ) Total registers 8249 Total pins 25 / 149 ( 17 % ) Total PLLs 1 / 4 ( 25 % ) 2024-03-14 11:27:47 +03:00			`<hash md5_digest_80b="f67729d38ecc74603ef1"/>`
Для согласования работы с процессором было принято решение перейти на питание ПЛИС 3.3В. Внесли изменения в проект. 2024-03-12 16:30:45 +03:00			`</project>`
			`<file_info>`
			`<file device="EP3C25Q240C8" path="MainController.sof" usercode="0xFFFFFFFF"/>`
			`</file_info>`
			`</sld_project_info>`