Исправить TESTLAMP, запуск CAN и расчёт фазных токов

Сохранить состояние TESTLAMP при кратких провалах входа и исключить повторный вход Timer1 во время передачи индикации. Явно сбрасывать служебный обмен CAN при запуске и выбирать соседнюю фазу по локальному индексу канала АЦП. Сохранить текущую последовательность DATA/CLK и проверочные варианты таймингов, добавить поведенческие тесты и обновить образ прошивки с картой памяти.
2026-10-13 14:13:43 +03:00
parent fa20ed085b
commit 04a9d989fb
18 changed files with 1983 additions and 655 deletions
@@ -0,0 +1,37 @@
+Бальзам-167: два проверочных варианта задержки индикации
+Дата сборки: 12.10.2026.
+
+A_delay_before_clock_fall
+BIN: UKSSTMS320F28335_A_delay_before_clock_fall_fa20ed0+.bin
+Дополнительная задержка стоит ПЕРЕД спадом CLOCK.
+Последовательность: DSP28x_usDelay(POWS0+1); DCLK(0); DOUT(0).
+Назначение: продлить высокий уровень CLOCK при действительном DATA.
+Размер: 32246 байт. Запас до области параметров AT25256B: 262 байта.
+SHA-256: C28337E35996AED330E22BC014EF9D15D06C9A1F5CFCCCE27EAD75FB1AC565F9
+
+B_delay_after_clock_fall
+BIN: UKSSTMS320F28335_B_delay_after_clock_fall_fa20ed0+.bin
+Дополнительная задержка стоит ПОСЛЕ спада CLOCK, МЕЖДУ DCLK(0) и DOUT(0).
+Последовательность: DCLK(0); DSP28x_usDelay(POWS0+1); DOUT(0).
+Назначение: удержать DATA после спада CLOCK перед сбросом линии данных.
+Размер: 32248 байт. Запас до области параметров AT25256B: 260 байт.
+SHA-256: 1ABA3835FFA39649E9922E107B6DBAAA2605F7C4ED80631D583973EFC2DEC215
+
+В каждом варианте только одна дополнительная задержка POWS0+1.
+В обоих вариантах DATA сохраняется до спада CLOCK и сбрасывается после него.
+Общие условные задержки POWS0 и POWS1 и разделитель RESET сохранены.
+При CLKMULT=2 значения POWS0+1=1 и POWS1=30 являются аргументами
+цикловой функции TI DSP28x_usDelay, а не длительностями в микросекундах.
+
+Оба варианта полностью собраны TI C2000 22.6.0.LTS из текущего проекта.
+Базовый коммит: fa20ed085bdca15fec47c79b72f50525653e103d; сборки помечены dirty.
+Для каждого варианта при компиляции подставлен отдельный kanal.c,
+сохранённый рядом с его BIN. Основной Source/Internal/kanal.c при подготовке
+этой пары не изменялся. Общие параметры компиляции и прочие модули одинаковы;
+паспорта также содержат собственное время сборки каждого варианта.
+
+Проверено: полный цикл компиляции и линковки, структура SCI8 и предел EEPROM,
+соответствие итогового BIN кандидату hex2000, расположение задержек в машинном
+коде SENDBIT, передача 0 и 1 на обоих фронтах в модели логических уровней,
+одинаковый код DCLK/DOUT между вариантами и прежний код разделителя RESET.
+Физические длительности сигналов и отсутствие строба требуют проверки на плате.