This website requires JavaScript.
Explore
Help
Register
Sign In
Stanislav
/
altera
Watch
1
Star
0
Fork
0
You've already forked altera
Code
Issues
Pull Requests
Packages
Projects
Releases
Wiki
Activity
32
Commits
1
Branch
0
Tags
2.4
MiB
VHDL
100%
92fd7969bc
Go to file
HTTPS
Download ZIP
Download TAR.GZ
Download BUNDLE
Open with VS Code
Open with VSCodium
Open with Intellij IDEA
Cite this repository
APA
BibTeX
Cancel
sokolovstanislav
92fd7969bc
Добавили аппаратный контроль таймаута в шине для готовности периферийный плат. Добавили в регистр контроля шины состояние передачи (бит 1). Уменьшили период такта по сихросигналу на четверть.
2024-06-07 12:21:36 +03:00
MainController
Добавили аппаратный контроль таймаута в шине для готовности периферийный плат. Добавили в регистр контроля шины состояние передачи (бит 1). Уменьшили период такта по сихросигналу на четверть.
2024-06-07 12:21:36 +03:00
1912062031_XILINX-XC6SLX9-2TQG144I_C415799.pdf
Начали тестирование последовательной шины. S_RES (ножка 30С управляется из сервисного регистра SRV_LEDS(14)). Синхросигнал инвертирован в SB. Данные от периферийных устройств неверно заходили в фильтр (исправлено). ПО проходит тесты, пока не работает.
2024-06-07 10:50:55 +03:00
Xilinx Spartan 2E.pdf
Начали тестирование последовательной шины. S_RES (ножка 30С управляется из сервисного регистра SRV_LEDS(14)). Синхросигнал инвертирован в SB. Данные от периферийных устройств неверно заходили в фильтр (исправлено). ПО проходит тесты, пока не работает.
2024-06-07 10:50:55 +03:00