docs: добавь поясняющие комментарии к модулям и инструментам

python/logic_analyzer/decoders/transistor_pair.py

@@ -1,3 +1,7 @@
+# Анализ двух комплементарных входов транзисторной пары. Совместное включение, паузы и
+# интервалы определяются только по этим входам; ACK/Vstat драйвера не участвуют в данной
+# модели.
+
 """Independent complementary transistor input timing; no ACK/Vstat dependency."""
 import math
 from .gate_timing import InputTimingChecker, format_ns